VHDL ve FPGA'da Debounce Devresi Eğitimi
Bu video, bir eğitmen tarafından sunulan VHDL programlama derslerinin on birinci bölümüdür ve FPGA programlama konusunda bilgi aktarmaktadır.. Videoda, VHDL'de state machine yapıları ve debounce (zıplama engelleme) devresi tasarımı ele alınmaktadır. Eğitmen, mekanik butonlarda görülen sinyal dalgalanmalarını engellemek için debounce devresinin nasıl tasarlanacağını adım adım göstermekte, timer kodunun yazımı ve FPGA Nexus'taki switchler ve LED'ler kullanılarak devresinin test edilmesi konularını kapsamaktadır.. Videoda ayrıca debounce devresinin başlangıç değeri (init value), clock sinyali ile çalışma prensibi ve durum geçişleri detaylı olarak açıklanmaktadır. Eğitmen, VHDL kodu yazımı, state tanımlamaları ve timer kullanımı gibi teknik konuları uygulamalı bir şekilde anlatmaktadır.
- youtube.com