Yapay zekadan makale özeti
- Kısa
- Ayrıntılı
- Bu video, bir eğitmen tarafından sunulan lojik devre tasarımı eğitim içeriğidir. Eğitmen, lojik devrelerin nasıl tasarlanacağını adım adım göstermektedir.
- Video, iki ana bölümden oluşmaktadır. İlk bölümde sekiz bitlik bir sayıyı üç bitlik sayıya kodlayan öncelikli kodlayıcının doğruluk tablosu oluşturulup cebirsel ifadelerle sadeleştirilmesi ve Vivado programında simülasyon yapılması gösterilmektedir. İkinci bölümde ise BCD sayıdan Decimal'e çevirecek bir kod çözücü tasarımı için doğruluk tablosu oluşturma, Karno haritası kullanarak sadeleştirme ve Vivado programında simülasyon yapma aşamaları anlatılmaktadır.
- Videoda lojik devre tasarımı, doğruluk tablosu oluşturma, Karno haritası kullanımı ve Vivado programında simülasyon yapma konuları detaylı olarak ele alınmaktadır.
- 00:03Sekiz Bitlik Sayıyı Üç Bitlik Sayıya Öncelikli Kodlama
- Videoda sekiz bitlik bir sayıyı üç bitlik sayıya kodlayacak bir öncelikli kodlayıcı oluşturulacak.
- Öncelikli kodlayıcı, en yüksek giriş biti bir olursa diğer bitlere bakmadan karar verecek yapıya sahip.
- Doğruluk tablosu öncelikli kodlayıcıya göre oluşturulacak ve "fark etmez" ifadesi kullanılarak daha öncelikli bitlerin değerine göre karar verilecek.
- 01:32Doğruluk Tablosu ve Sadeleştirme
- Sekiz girişli bir doğruluk tablosu oluşturulmuş olup, karno haritası yerine cebir kullanılarak sadeleştirme yapılacak.
- Mintermler yazıldıktan sonra, öncelikli bitlerin değerine göre ifadeler sadeleştirildi.
- Sadeleştirme sonucunda Q çıkışının lojik ifadesi elde edildi.
- 08:03Vivado Simülasyonu
- Giriş ve çıkış değişkenleri tanımlandı: D sekiz bitlik giriş, Q üç bitlik çıkış vektörü olarak tanımlandı.
- Simülasyonda force constant şeklinde sabit sayı atayarak test edildi.
- Öncelikli bitlerin değerine göre çıkışın doğru şekilde değiştiği doğrulandı.
- 12:42BCD'den Decimal'e Kod Çözücü Tasarımı
- BCD girişi decimal'e çevirecek bir kod çözücü tasarlanacak.
- Şart, aynı anda sadece tek bir çıkışın aktif olması gerekiyor.
- Karno haritası kullanılarak çıkış fonksiyonları sadeleştirildi.
- 16:40Lojik İfadelerin Sadeleştirilmesi
- Bir değeri olan hücrelerde kalanları sıfırlarla dolduruldu.
- Birden fazla grup alınabilecek durum olmadığı için sadece mevcut grup alındı.
- Sadeleştirme işlemi sırasında değişen ifadeler incelenerek doğru ifadeler belirlendi.
- 18:57Simülasyon Hazırlığı
- A, B, C, D girişleri ve Q çıkışları tanımlandı.
- Architecture kısmında çıkış ifadelerinin tablosu oluşturuldu.
- Simülasyon ayarları ve force clock atamaları yapıldı.
- 21:05Simülasyon Sonuçları
- İlk ifadede A, B, C, D'nin hepsinin sıfır olduğu durumda Q çıkışının aktif olduğu görüldü.
- Sadece bir tanesi çıkış verecek şekilde tasarlandığı halde, bazı durumlarda aynı anda iki çıkış olduğu tespit edildi.
- BCD'den onlu sayıya dönüştüren bir kod çözücü tasarımı tamamlandı.