• Buradasın

    WHTL FPJ Derslerinde Kronometre Tasarımı

    youtube.com/watch?v=ZlStbH5lzn8

    Yapay zekadan makale özeti

    • Bu video, WHTL FPJ derslerinin on dördüncü bölümü olup, bir eğitmen tarafından sunulan teknik bir eğitim içeriğidir. Eğitmen, FPGA (Field-Programmable Gate Array) kullanarak kronometre tasarımı konusunu anlatmaktadır.
    • Video, kronometre mimarisinin implementasyonunu adım adım göstermektedir. İlk olarak BCD increment modülü, BCD to seven segment modülü ve top modülü tasarlanmakta, ardından and proses ve katot proses tanımlanarak ana proses içinde dakika, saniye ve salise counter'ları oluşturulmaktadır. Son olarak, hiyerarşik bir tasarım yaklaşımı kullanılarak kronometrenin başlatılması, durdurulması ve sıfırlanması işlemleri kodlanmaktadır.
    • Video sonunda, Vivado programında tasarlanan kronometrenin FPGA board'a programlanması ve çalıştırılması gösterilmektedir. Eğitmen, yakın zamanda bu derslerdeki kodları GitHub'da paylaşacağını da belirtmektedir.
    00:01FPJ Dersinin Özeti
    • Bu ders, FPJ derslerinin on dördüncü dersidir ve önceki derste mimari tasarım (architectural design) konusu ele alınmıştır.
    • Örnek olarak, Next 4 DDR kartında bulunan seven segmentlerde çalışacak bir kronometre mimarisi tasarlanmıştır.
    • Kronometre mimarisi iki butonla kontrol edilir: start-stop butonu ve reset butonu.
    00:33Kronometre Mimarisi
    • Start butonuna basıldığında kronometre saymaya başlar, altı digit içerir: iki dijit salise, iki dijit saniye ve iki dijit dakika.
    • Start butonuna tekrar basıldığında kronometre durdurulur, reset butonuna basıldığında ise sıfırlanır.
    • Mimaride bulunması gereken proses blokları ve modüller hakkında bilgi verilmiştir.
    01:19BCD Incrementer Modülü
    • BCD incrementer modülü, her bir increment sinyali geldiğinde bir arttıracak bir modüldür ve iki jenerik parametre içerir: birler limit ve onlar limit.
    • Modülün giriş çıkışları: clock, increment, reset, block increment ve reset'tir.
    • Modül, increment sinyali geldiğinde birler ve onlar limitlerine göre sayma işlemi yapar ve reset sinyali geldiğinde tüm değerleri sıfırlar.
    04:34BCD to Seven Segment Modülü
    • BCD to seven segment modülü, dört bit BCD girişi alıp sekiz bit seven segment çıkışı verir.
    • Seven segment'te A, B, C, D, E, F ve G noktaları bulunur ve katot sinyalleri sıfır olduğunda ilgili LED yanar.
    • Modül, BCD inputuna göre seven segment output sinyallerini belirler ve hata durumları için van holders kullanır.
    08:10Top Modülü Tasarımı
    • Top modülünde clock frekans jeneratörü, clock giriş, start sinyali, reset butonu, seven segment katot sinyalleri ve anot sinyalleri bulunur.
    • Modülde debounce kullanılır çünkü start ve reset butonları için debounce gereklidir.
    • Top modülünde BCD incrementer ve BCD to seven segment modülleri kullanılır ve her biri için ayrı sinyaller tanımlanır.
    11:51Yedi Segment Kronometre Tasarımı
    • PNP transistör kullanılarak AN7 ve AN6 bitleri sönük tutulacak, diğer bitler için 1 milisaniyelik bir timer oluşturulacak.
    • Timer, her bir LED'in 1 ile 16 milisaniye arası yanmasını sağlayarak göz tarafından aynı anda yanıyormuş gibi görünmesini sağlayacak.
    • Timer, shift register mantığı kullanarak her milisaniyede LED'lerin bitlerini kaydırarak LED'leri yanacak şekilde tasarlanacak.
    13:49Katot Sinyalleri ve Ana Süreç
    • Katot sinyalleri, hangi LED'in yanıyorsa o LED'in katot değerlerini vererek yedi segmenti aktive edecek.
    • Ana süreçte dakika, saniye ve salise counter'ları oluşturulacak ve increment sinyalleri tanımlanacak.
    • Start butonuna basıldığında rize detect edilecek ve continue sinyali togglet olarak ayarlanacak.
    16:43Sayma İşlemleri
    • Salise increment, continue sinyali varsa ve salise counter limitine eşitse oluşacak, bu durumda salise counter sıfırlanacak.
    • Saniye counter, bir milisaniye geçtiğinde bir artacak ve 100 saliseye kadar saydığında saniye bir artacak.
    • Dakika counter, saniye counter limite geldiğinde bir artacak ve 60'a kadar sayarsa dakika bir artacak.
    19:57Kodun Test Edilmesi
    • Vivado'da oluşturulan kod, 162 table ve 139 flip flop kullanarak %1'den az yer kaplamış.
    • FPGA board'a programlandıktan sonra start-stop butonu ile salise sayımı başlatılabilir ve durdurulabilir.
    • Reset butonu ile tüm counter'lar sıfırlanabilir ve kronometre tekrar başlatılabilir.

    Yanıtı değerlendir

  • Yazeka sinir ağı makaleleri veya videoları özetliyor